作者: Leo Itoh, Takuya Kasamura, Hidetsugu Irie, Junichiro Kadomoto

1. 核心物理图象

量子计算机的量子比特非常“娇气”，容易出错，而且错误会迅速累积。为了构建一台实用的容错量子计算机，我们需要一套“纠错”系统，这就是量子纠错。在表面码等方案中，物理量子比特被编码成逻辑量子比特，并通过周期性测量来检测错误。整个流程中，解码（推断错误发生位置）的速度至关重要：如果解码比测量还慢，错误就会堆积，导致计算速度指数级下降。

传统的解码器大多采用“批处理”模式：收集完所有信息再一次性计算，这就像写完一整本书才去校对，非常耗时。这篇文章提出了一种并行化、流水线化的新解码器架构，采用了“三明治解码”方法。它的核心思想是“边测边算、并行处理”：把纠错过程切分成多个时间窗口，像流水线一样并行解码，而不是等所有数据都到齐。同时，他们通过精心设计的硬件调度，解决了并行计算中数据冲突和异步协同的难题，最终实现了在硬件上大幅降低解码延迟，为高速容错量子计算铺平了道路。

2. 关键术语解释

• 三明治解码 (Sandwich Decoding)：一种时间并行的解码策略。它将纠错的时空数据图，像切三明治一样沿时间轴切成多个互相重叠的薄片（窗口）。每个窗口由独立的“Type-1”解码器并行处理，窗口之间的边界（“接缝”）则由更快的“Type-2”解码器处理，以保证结果的一致性。这种分层处理避免了窗口间的依赖，使得解码可以与测量同步进行，从而大大缩短等待时间。

• Union-Find 解码器：一个在本文中作为核心引擎的高效近似算法。它通过不断“合并”和“查找”错误集群来快速推断错误链，其速度远快于追求最优解的MWPM（最小权完美匹配）算法。虽然精度略低，但其近乎线性的时间复杂度，使得它非常适合需要超低延迟的硬件实现。本文将其优化并嵌入到三明治解码架构中。

3. 主要贡献 (Key Contributions)

• 首次硬件实现三明治解码：本文是首个将理论上已提出的“三明治解码”方法，设计成具体、可综合的ASIC微架构的硬件实现工作，填补了从理论到实际应用的空白。

• 显著的延迟降低：在逻辑综合和仿真中，该解码器在码距 d=21 时，平均解码延迟相比传统的批处理解码器降低了 35%，最差情况延迟也降低了 12%，能够满足超导量子计算约 1μs 的解码时限要求。

• 保持可比的纠错性能：在加深并行化的同时，该解码器在现象学噪声模型下，逻辑错误阈值约为 1.5%，与传统的批处理解码器相当，证明了用小幅精度换巨幅速度提升是值得的。

4. 研究方法 (Methodology)

作者设计了一个由五个核心硬件单元组成的微架构，并通过SystemVerilog RTL代码和标准ASIC流程实现：

1. 窗口调度器 (Window Dispatcher)：管理带有环状缓冲区的同步数据流。当累积足够一轮窗口的数据后，将其分发给空闲的Type-1解码器，并智能地复用窗口间重叠的数据。
2. Type-1解码器 (Type-1 Decoder)：基于硬件优化的Union-Find算法，采用5级流水线结构（Syndrome Buffer -> Grow Phase -> Merge Scanner -> Merge Phase -> Peel Phase）进行批处理解码。其中“Peel Phase”还负责从错误链中提取窗口边界（接缝）的数据。
3. 接缝配对器 (Seam Pairer)：利用FIFO队列管理来自并行的Type-1解码器的异步输出。由于窗口按顺序分派，FIFO头部总能自动形成正确的时间配对，保证了数据同步。
4. Type-2解码器 (Type-2 Decoder)：一个二维Union-Find解码器。由于处理的数据量远小于Type-1，它使用优先级编码器进行全并行检查，以加速边界数据的处理。
5. 结果合并器 (Result Merger)：将Type-1和Type-2解码器的结果合并，输出最终的错误链。

整个设计通过逻辑综合（Synopsys Design Compiler）在22nm和7nm制程下实现，并用Stim生成噪声数据进行仿真验证。

5. 实验结果与结论 (Results and Conclusion)

• 性能与面积：在22nm和7nm工艺下，码距d=21，物理错误率p=1%时，平均延迟分别为 122.1ns 和 100.4ns，相比批处理解码器显著降低。代价是电路面积增加约1.3至1.5倍（面积随d³ 增长，三明治架构最多需要1.5倍的图寄存器），这表明其本质是用计算资源换取更低的延迟。
• 阈值性能：在现象学噪声下，阈值约为1.5%（批处理为1.6%），与现有硬件解码器（如QECOOL的2%和在线Union-Find的1.4%）性能相当，证明了其纠错能力是可靠的。

结论与展望：这项工作证明了三明治解码在硬件上是可行且高效的，为高速QEC解码提供了一条新的实际路径。未来，研究者可以探索如何用SRAM替代寄存器以缩小面积，优化窗口参数，或将该架构扩展至其他量子纠错码（如LDPC码）和不同物理平台。

6. 论文标签 (Tags)

量子纠错, 物理硬件, 模拟, 编译与优化, 量子算法

📄 点击此处展开/折叠原文 PDF

原文链接： Design of a Quantum Error Correction Decoder Exploiting Temporal Parallelism