作者: Lingling Lao, Qiang Wang, Yuanqi Liu, Yantong Liu, Haowen Wang, Yitao Chen, Yankang Zhao, Zhenwei Wu, Wei Zhang, Yong Dong, Yingwen Liu, Mingche Lai, Junjie Wu

1. 核心物理图象

量子计算机极易出错，量子纠错（QEC）是构建大规模、容错量子计算机的关键。QEC 需要持续监测量子比特的状态，生成“症状”数据，并迅速由经典计算机解码，以判断并纠正错误。这个解码过程必须在微秒级内完成，否则错误数据会堆积，导致系统瘫痪。本篇论文的核心思路是：不再依赖定制硬件（如 FPGA、ASIC）来硬编码解码器，而是提出一个名为 THQLink 的架构，将量子控制系统通过超高速专用网络连接到通用的高性能计算集群（HPC），利用其强大而灵活的 CPU/GPU 资源进行实时解码。这就像为量子计算机配备了一个拥有极高算力且可编程的“外脑”，通过极低延迟的专线连接，使它能够跟上量子处理器的高速纠错节奏，并为未来的量子-经典混合超级计算奠定了基础。

2. 关键术语解释

• 实时解码 (Real-time Decoding)： 指解码器处理每一轮量子纠错测量数据的速度，必须与量子芯片产生错误数据的速率（通常约1微秒/轮）相匹配。若解码速度慢于数据产生速度，便会造成数据积压，从而破坏容错能力。这是本文所有架构设计所围绕的核心性能指标。
• TH-Express 网络： 这是中国“天河”超级计算机使用的高速专用互联网络。在本论文中，它被用作连接量子控制系统与 HPC 集群的“数据高速公路”。它比普通的以太网或 PCIe 具有更低的通信延迟和更高的协议效率，是 THQLink 架构实现微秒级端到端延迟的关键。
• 并行窗口解码 (Parallel-window Decoding)： 一种将连续多轮的纠错症状数据在时间上分割成多个重叠的“窗口”，然后分发到 HPC 集群的多个 CPU 核心上并行解码的策略。它能有效利用 HPC 的多核并行能力，克服传统“全局解码”（一次性解码全部数据）在数据量增大时耗时急剧增长、无法满足实时性要求的瓶颈。

3. 主要贡献 (Key Contributions)

1. 提出 THQLink 架构： 这是首个利用通用 HPC 集群和专用高速网络（TH-Express）实现量子纠错实时解码的完整架构，打破了传统解码器依赖专用硬件（FPGA/ASIC）导致的灵活性差、难以升级的局限。
2. 突破性地降低通信延迟： 通过优化 TH-Express 网络协议，实现了平均 2.944 微秒的往返通信延迟，比 NVIDIA 的 NVQLink 架构降低了 23.3%。并且，每增加一个网络交换机，仅增加 130 纳秒的开销，证明了该架构具备优异的扩展性。
3. 实现大规模表面码的实时解码： 结合并行窗口策略和软件优化，在 CPU 上实现了距离高达 19 的表面码的实时（1微秒/轮）解码，这远超此前基于软件的实时解码能力（通常只能支持距离 11 左右）。
4. 首次展示完整的端到端闭环解码流水线： 验证了从 FPGA 发射症状数据、经网络传输、HPC 解码、再到反馈修正指令的完整流程，为实际应用提供了可行的工程范式。

4. 研究方法 (Methodology)

作者采用了一种“软硬件协同设计”的方法。在硬件层面，构建了由 FPGA（模拟量子控制系统）、TH-Express 交换机和安装了自主研发 NIC 的 HPC 计算节点组成的完整测试平台。在软件层面，他们利用了成熟的最小权重完美匹配（MWPM） 算法（具体实现为 Sparse Blossom）作为基础解码器。为了能充分利用 HPC 的多核优势，作者采用了并行窗口解码策略：将长的症状数据流分割为一系列有重叠的 A 窗口（负责核心区域解码）和 B 窗口（负责拼接边界信息），使各窗口的任务能分配到不同 CPU 核心上并行处理，从而在保证解码精度的前提下大幅降低单轮解码的等待时间。

5. 实验结果与结论 (Results and Conclusion)

实验结果表明，THQLink 的原始网络往返延迟（2.944 μs）已相当接近 1 微秒/轮的实时解码预算。在端到端解码测试中：

• 性能提升： 并行窗口策略显著优于全局解码，例如在 0.1% 物理错误率下，5d 轮次的实验中，并行窗口将实时解码的距离从 11 提升到了 15；在 10d 轮次中，更是将距离提升到了 19。
• 精度权衡： 并行窗口解码相比全局解码，会引入轻微的精度损失（逻辑错误率略高），这是为换取更高解码速度而做出的一个可接受的权衡。
• 领域意义与展望： 这项工作证明了基于可编程 HPC 的实时解码方案具有可行性和巨大潜力，为量子-经典混合超级计算的集成提供了关键范例。未来的开放性问题包括：将该架构扩展到新兴的 qLDPC 码上，以及开发面向异构 HPC 节点的自适应负载均衡算法，以更高效地管理海量逻辑量子比特的解码任务。

6. 论文标签 (Tags)

量子纠错, 编译与优化, 物理硬件, 量子信息, 模拟

📄 点击此处展开/折叠原文 PDF

原文链接： Real-time decoding of quantum error correction codes using high-performance computing