作者: Ya-Dong Hu, Dong-Qi Ma, Tian-Yang Zhang, Liang Chen, Yi-Chen Zhang, Xiao-Kang Zhong, Wen-Yi Zhu, Hong-Jie Fan, Qing-Xuan Jie, Yan-Lei Zhang, Gang Li, Xi-Feng Ren, Xu-Liang Zhang, Guang-Can Guo, Zhu-Bo Wang, Chang-Ling Zou

1. 核心物理图象

这篇论文的核心物理图象是：构建一个能快速、可靠地制备“完美”原子阵列的电子控制系统。在量子计算中，原子是天然的量子比特，但随机装载过程会让一些“座位”空着，形成缺陷。本文的核心贡献就是设计了一个基于FPGA（现场可编程门阵列）的专用电子硬件系统，它能在极短的时间内——完全摆脱计算机的参与——自动检测哪些座位是空的，然后通过快速移动周围多余的原子来填补这些空缺，从而在毫秒量级内得到一个完美排列的无缺陷原子阵列。这相当于为原子量子计算平台配备了一个高速、智能的“装配工”，为后续的量子纠错和复杂量子计算扫清了关键障碍。

2. 关键术语解释

• 无缺陷原子阵列 (Defect-free atom array): 指的是一个由光学镊子（光陷阱）捕获的单原子组成的阵列，其中每个陷阱都恰好捕获了一个原子，没有空位。这是进行高保真度量子计算的基础，因为任何缺失的原子都相当于一个错误的量子比特。
• FPGA (现场可编程门阵列): 一种可以编程的硬件芯片，能直接对输入信号进行高速处理并输出控制信号，延迟极低。在这篇论文中，它替代了传统的计算机，负责实时读取原子是否存在、计算移动路径、并生成控制声光偏转器的射频信号，是整个高速反馈回路的核心。
• 反馈延迟 (Feedback latency): 指从开始检测原子状态（读光子）到发出移动原子的指令（输出波形）之间的总时间。论文的目标就是最大限度地缩短这个时间（从传统的7毫秒以上降至282微秒），从而实现快速、多轮的阵列重排。

3. 主要贡献 (Key Contributions)

1. 创纪录的低延迟电子控制系统：论文设计并实现了一个基于PXIe架构的FPGA控制系统，成功将计算机从反馈回路中移除，将完整的“检测-决策-执行”反馈延迟降低至282微秒，比传统基于计算机的系统（>7毫秒）快了超过20倍。
2. 实现高效的单轮与多轮阵列重排：基于该系统，在实验上成功将24个随机装载的原子，通过单轮重排，将目标区域（10个原子）的填充率提升至**~96%。更重要的是，利用系统的低延迟特性实现了五轮迭代重排，将产生一个10原子无缺陷阵列的成功概率从65.7%大幅提升至95.38%**。
3. 为实时量子纠错奠定硬件基础：论文明确指出，这种低延迟、模块化且具备实时反馈能力的电子控制系统，是实现量子计算中关键的“电路中间测量”和“实时量子纠错”所不可或缺的硬件基础设施，克服了当前该领域的一个主要瓶颈。

4. 研究方法 (Methodology)

作者采用了一种“全硬件化”的反馈回路设计来达成目标。具体方法是：

• 硬件架构：采用“火山架构”进行并行荧光读探测（通过光学波导阵列将每个原子的荧光信号独立引导至单个光子探测器），并使用PXIe机箱集成计数器卡（含ARM处理器）和任意波形发生器（AWG）卡。
• 工作流程：①探测器将原子发出的荧光转为电信号；②计数器卡在FPGA内部通过阈值比较，瞬间判定每个陷阱的原子有无（二值化），并将结果传给其上的ARM处理器；③ARM处理器根据原子分布，快速计算出最优的移动路径，并生成精简的射频 (RF) 命令；④命令通过机箱背板高速传输给AWG卡；⑤AWG卡输出控制信号，驱动声光偏转器，移动光镊完成原子重排。
• 优化关键：整个流程彻底绕开了计算机（PC）的通信协议（如PCIe/USB），只通过内部硬件总线和FPGA逻辑进行数据传输，从而获得了极低的延迟。

5. 实验结果与结论 (Results and Conclusion)

• 关键结论：论文通过实验验证了其设计的电子控制系统。该系统将重排反馈延迟控制在282微秒，并成功制备了包含10个原子的无缺陷阵列，成功率达95%。实验表明，当前重排效率的瓶颈不再是电子控制系统，而是原子物理过程（如原子温度、运输过程中的加热等）。
• 领域意义：这项工作填补了中性原子量子计算平台在专用、低延迟硬件控制方面的空白。它证明，通过精简的FPGA设计，完全可以满足量子纠错对“电路中间测量和反馈”的苛刻实时性要求。
• 未来展望：论文指出，目前主要的延迟瓶颈是ARM处理器与计数器卡之间的架构问题。通过将ARM集成到性能更强的AWG卡上，可以进一步将延迟降低至数十微秒。这套系统未来可与快速非破坏性读出技术结合，直接应用于实时纠错和动态量子线路的探索。

6. 论文标签 (Tags)

物理硬件, 中性原子, 量子信息, 量子纠错, 模拟

📄 点击此处展开/折叠原文 PDF

原文链接： Low-latency FPGA-based electronic control system for fast preparation of defect-free atom arrays